>
>
2023-05-10
Thiết kế của các sản phẩm điện tử là từ vẽ sơ đồ đến bố trí PCB và hệ thống dây điện.Do thiếu kiến thức trong lĩnh vực kinh nghiệm làm việc này, nhiều lỗi thường xảy ra, cản trở công việc tiếp theo của chúng tôi và trong những trường hợp nghiêm trọng, các bảng mạch được tạo ra hoàn toàn không thể sử dụng được.Do đó, chúng ta nên cố gắng hết sức để nâng cao kiến thức của mình trong lĩnh vực này và tránh mọi sai lầm.
Bài viết này giới thiệu các sự cố khoan phổ biến khi sử dụng bảng vẽ PCB, để tránh giẫm phải các hố tương tự trong tương lai.Khoan được chia thành ba loại, xuyên qua lỗ, lỗ mù và lỗ chôn.Các lỗ thông qua bao gồm lỗ cắm (PTH), lỗ định vị vít (NPTH), lỗ mù, lỗ chôn và lỗ thông qua lỗ (VIA), tất cả đều đóng vai trò dẫn điện nhiều lớp.Bất kể loại lỗ nào, hậu quả của vấn đề thiếu lỗ là toàn bộ lô sản phẩm không thể được sử dụng trực tiếp.Do đó, tính chính xác của thiết kế khoan là đặc biệt quan trọng.
Vấn đề 1:Các khe tệp do Altium thiết kế bị đặt sai vị trí;
Mô tả vấn đề:Khe cắm bị thiếu và không thể sử dụng sản phẩm.
Phân tích lý do:Kỹ sư thiết kế đã bỏ lỡ khe cắm thiết bị USB khi đóng gói.Khi anh ấy phát hiện ra vấn đề này khi vẽ bảng, anh ấy đã không sửa đổi bao bì mà trực tiếp vẽ khe trên lớp biểu tượng lỗ.Về lý thuyết, thao tác này không có vấn đề gì lớn, nhưng trong quá trình sản xuất, chỉ sử dụng lớp khoan để khoan nên dễ bỏ qua sự tồn tại của các khe ở các lớp khác, dẫn đến việc khoan bỏ sót khe này. và sản phẩm không sử dụng được.Xin vui lòng xem hình dưới đây;
Làm thế nào để tránh hố:Mỗi lớp của tệp thiết kế OEM PCB có chức năng của từng lớp.Các lỗ khoan, lỗ tạo khe phải đặt trong lớp khoan, không thể coi là thiết kế chế tạo được.
Câu hỏi 2:Tệp do Altium thiết kế thông qua mã lỗ 0 D;
Mô tả vấn đề:Rò rỉ là mở và không dẫn điện.
Phân tích nguyên nhân:Vui lòng xem Hình 1, có rò rỉ trong tệp thiết kế và rò rỉ được chỉ ra trong quá trình kiểm tra khả năng sản xuất của DFM.Sau khi kiểm tra nguyên nhân rò rỉ, đường kính lỗ trong phần mềm Altium bằng 0, dẫn đến không có lỗ trong hồ sơ thiết kế, xem hình 2.
Nguyên nhân của lỗ rò rỉ này là do kỹ sư thiết kế đã mắc lỗi khi khoan lỗ.Nếu không kiểm tra vấn đề lỗ rò này thì khó có thể tìm ra lỗ rò trong hồ sơ thiết kế.Lỗ rò điện ảnh hưởng trực tiếp đến sự cố về điện và không sử dụng được sản phẩm đã thiết kế.
Làm thế nào để tránh hố:Kiểm tra khả năng sản xuất DFM phải được thực hiện sau khi hoàn thành thiết kế sơ đồ mạch.Vias bị rò rỉ không thể được tìm thấy trong sản xuất và sản xuất trong quá trình thiết kế.Kiểm tra khả năng sản xuất của DFM trước khi sản xuất có thể tránh được vấn đề này.
Hình 1: Rò rỉ file thiết kế
Hình 2: Khẩu độ Altium bằng 0
Câu 3:Không thể xuất tệp vias do PADS thiết kế;
Mô tả vấn đề:Rò rỉ là mở và không dẫn điện.
Phân tích nguyên nhân:Vui lòng xem Hình 1, khi sử dụng thử nghiệm khả năng sản xuất của DFM, nó cho thấy nhiều rò rỉ.Sau khi kiểm tra nguyên nhân của sự cố rò rỉ, một trong các vias trong PADS được thiết kế là lỗ bán dẫn, dẫn đến file thiết kế không xuất ra lỗ bán dẫn, dẫn đến rò rỉ, xem Hình 2.
Tấm hai mặt không có lỗ bán dẫn.Các kỹ sư đã đặt nhầm các lỗ thông qua thành các lỗ bán dẫn trong quá trình thiết kế và các lỗ bán dẫn đầu ra bị rò rỉ trong quá trình khoan đầu ra, dẫn đến các lỗ bị rò rỉ.
Làm thế nào để tránh hố:Loại hoạt động sai này không dễ tìm thấy.Sau khi hoàn thành thiết kế, cần tiến hành phân tích và kiểm tra khả năng sản xuất DFM và tìm ra các vấn đề trước khi sản xuất để tránh các vấn đề rò rỉ.
Hình 1: Rò rỉ file thiết kế
Hình 2: Vias bảng điều khiển kép của phần mềm PADS là vias bán dẫn
Liên lạc chúng tôi bất cứ lúc nào
